소개
AMD는 오늘 SP7 패키지의 6세대 EPYC 9006 “Venice” 및 EPYC “Verona” 서버 프로세서를 공개했습니다. 두 제품은 플랫폼 I/O에 대대적인 업그레이드를 도입하는 것 외에도 현재 “Zen 5″에 비해 CPU 코어 수와 IPC를 크게 늘리는 것을 목표로 하는 회사의 최신 Zen 6 마이크로 아키텍처로 구동됩니다. 현재 회사는 EPYC 서버 프로세서만 발표하고 있으며, Zen 6 기반 클라이언트 Ryzen 프로세서는 나중에 출시될 것으로 예상됩니다.
우선, Zen 6는 8년 전 “Zen 2” 이후 처음으로 성능 칩렛의 코어 수가 크게 증가했습니다. 2nm TSMC N2 파운드리 노드를 기반으로 구축된 CCD는 단일 CPU 코어 컴플렉스(CCX)에 12개의 Zen 6 성능 코어를 갖추고 있으며 48MB의 L3 캐시를 공유합니다. 이는 코어 및 마지막 수준 캐시 수가 50% 증가했음을 나타냅니다.
그러나 오늘의 실제 이야기는 컴팩트한 Zen 6c 코어입니다. AMD는 컴팩트 코어에 가장 큰 세대 IPC 및 코어 수 증가를 제공했다고 주장합니다. AMD의 C 코어는 정신적으로는 E 코어이지만 동일한 코어 구성 요소와 코어 수준 캐시를 특징으로 하는 물리적으로 압축된 P 코어이지만 일반 코어에 비해 클럭 속도 헤드룸이 제한되어 있습니다. AMD는 “Zen 6c”를 통해 Zen 6c 칩렛의 IPC, 최대 클럭 속도 및 코어 수가 이전 세대 “Zen 5c” 칩렛에 비해 크게 증가했다고 주장합니다.
AMD는 Zen 6 칩렛과 동일한 2nm TSMC N2 파운드리 노드를 기반으로 구축된 새로운 순수 Zen 6c CCD를 선보입니다. 이는 CCD당 코어 수를 무려 32개 코어로 늘립니다. 그게 전부는 아닙니다. AMD는 또한 이 CCD의 온다이 L3 캐시를 넉넉한 128MB로 4배 늘렸습니다. 따라서 캐시가 두 배로 늘어난 것뿐만 아니라 코어당 L3 캐시도 2MB/코어에서 4MB로 두 배 늘어났습니다. Zen 6은 이전 세대의 “Zen”과 마찬가지로 SMT를 유지하므로 이 CCD는 32코어/64스레드이므로 AMD는 최대 코어 수가 256코어/512스레드인 최신 EPYC Verano 프로세서를 구축할 수 있습니다.
AMD는 엔터프라이즈 및 클라우드 서버 워크로드에서 “Zen 5″에 비해 Zen 6의 IPC가 20% 크게 향상되었다고 주장합니다. AI 워크로드의 IPC가 31% 증가했습니다. 여기서 AMD는 이러한 수치에 도달하기 위해 EPYC 관련 벤치마크만 테스트하고 있으며, Zen 6 코어로 구동되는 향후 Ryzen 클라이언트 프로세서의 IPC 증가는 매우 다른 벤치마크 세트에서 평가되므로 상당히 다를 수 있다는 점에 유의하는 것이 매우 중요합니다. 여기서 중요한 점은 Zen 6과 Zen 6c는 이전 버전의 “Zen” 일반 및 압축 코어와 마찬가지로 서로 동일한 IPC를 제공하며 이들을 구분하는 유일한 것은 압축 코어의 클럭 속도 제한이라는 것입니다.
헤드라인 숫자는 반복하기 쉽고 믿기 어렵습니다. 단일 베니스 소켓은 최대 256개의 코어를 수용합니다. MRDIMM 속도에서 소켓당 1.6TB/s의 메모리 대역폭에 달하는 16개 채널의 DDR5 메모리에서 데이터를 공급합니다. PCIe Gen 6을 탑재한 최초의 x86 프로세서이자 JEDEC 표준 MRDIMM을 지원하는 최초의 서버 CPU입니다. AMD는 5세대 “Turin”의 SPECint 2026 처리량이 2.0배, 부동 소수점 처리량이 2.4배라고 주장합니다.
AMD는 이 기사 전체에서 볼 수 있는 것과 동일한 Zen 6 칩렛에서 차세대 Ryzen 데스크탑 프로세서를 계획하고 있지만, 오늘의 출시는 순전히 EPYC에 중점을 두고 있습니다. 회사는 소비자/클라이언트 애플리케이션의 성능을 측정하지 않았으며 Zen 6에 대한 IPC 계산도 순전히 이론적입니다.
Venice SP7 플랫폼은 현재 배송 중입니다. Microsoft Azure는 Venice에 구축된 HDv2 인스턴스의 미리 보기를 발표하여 6세대 EPYC를 제공하는 최초의 클라우드가 되었습니다. 나머지 가족은 2027년까지 도착합니다.
